ASML-ซีอิสส์ชี้เทคโนโลยีผลิตชิปรุ่นถัดไปอาจต้องใช้เวลาอีก 10 ปี

ASML และ Zeiss ระบุว่า เทคโนโลยีสำหรับผลิตชิปยุคถัดไปซึ่งจะเข้ามาแทนเครื่องมือ EUV รุ่นล้ำหน้าที่ใช้อยู่ในปัจจุบัน อาจต้องใช้เวลาอีกราว 10 ปีกว่าจะพร้อมใช้งานจริง แนวคิดดังกล่าวอยู่ภายใต้ชื่อ Hyper NA และมีเป้าหมายเพื่อช่วยให้ผู้ผลิตชิปพิมพ์ลวดลายวงจรที่มีขนาดเล็กลงและละเอียดขึ้นกว่าเดิม

แม้แนวทางนี้จะถูกมองว่าเป็นก้าวสำคัญต่อการผลักดันขีดจำกัดของการผลิตเซมิคอนดักเตอร์ แต่ผู้เชี่ยวชาญของทั้งสองบริษัทระบุว่ายังมีอุปสรรคทางเทคนิคอีกมาก ทั้งในด้านความแม่นยำของอุปกรณ์ ออปติกที่ซับซ้อน และข้อจำกัดเชิงวิศวกรรมที่ต้องแก้ไขก่อนจะนำไปสู่การผลิตเชิงพาณิชย์ได้

ข่าวนี้สะท้อนว่าการย่อขนาดทรานซิสเตอร์และเพิ่มความหนาแน่นของวงจรยังคงพึ่งพาความก้าวหน้าของเครื่องมือผลิตชิประดับสุดยอดอย่างมาก แม้ EUV จะเป็นมาตรฐานสำคัญในปัจจุบัน แต่ผู้เล่นในอุตสาหกรรมก็ยังต้องมองไปข้างหน้าเพื่อรองรับความต้องการด้านประสิทธิภาพ พลังประมวลผล และพลังงานที่ลดลงในชิปยุคใหม่

สำหรับอุตสาหกรรมเซมิคอนดักเตอร์โดยรวม ไทม์ไลน์ระดับ 10 ปีสะท้อนว่าการพัฒนารุ่นถัดไปไม่ได้เกิดขึ้นเร็ว แม้จะมีแรงกดดันจากการแข่งขันด้าน AI และชิปสมรรถนะสูงก็ตาม ดังนั้นช่วงเปลี่ยนผ่านจาก EUV ไปสู่ Hyper NA จึงน่าจะเป็นกระบวนการที่ยาวและต้องอาศัยการลงทุนต่อเนื่องจากทั้งผู้ผลิตเครื่องมือและโรงงานผลิตชิป